Mal di testa dei progettisti ESD con molteplici requisiti di test automobilistici, parte I

La tendenza verso l’“elettrificazione intelligente” della società sta determinando la necessità di immunità alle scariche elettrostatiche a livello di sistema. La norma IEC 61000‑4‑2 [1] definisce come eseguire il test di immunità alle scariche elettrostatiche a livello di sistema. Fino a circa 15 anni fa, la protezione da tali eventi prevedeva l’implementazione di protezioni ESD ad hoc (TVS – transitori di tensione soppressori) a livello di scheda/sistema in prossimità dei connettori che si interfacciano con il “mondo esterno”.

Tuttavia, la nuova tendenza di implementare la robustezza a livello di sistema a livello di componente (ovvero su chip) sta rapidamente diventando una pratica standard, derivante principalmente dal desiderio di ridurre i costi di progettazione del sistema/scheda.

Anche se questo può sembrare un passo logico sulla carta, pone enormi sfide al progettista di componenti ESD in quanto:

Nel mondo automobilistico la situazione è ancora più difficile. Oltre all'immunità ESD a livello di sistema (ISO 10605 [2], adattato da IEC 61000-4-2), esistono numerosi altri requisiti che riguardano l'immunità ad entrambi i disturbi elettrici (ISO 7637 [3, 4, 5]) e ai disturbi RF (IEC 62132 [6]) che devono essere soddisfatti.

Questo articolo è diviso in due parti. Questa prima parte affronta le sfide di progettazione ESD derivanti dalle specifiche ISO 10605, mentre la seconda parte esaminerà i compromessi tra la progettazione ESD e i requisiti di immunità EMC.

Per soddisfare la domanda di soluzioni ESD IEC on-chip competitive (con obiettivi superiori a 30 A per le specifiche di livello 4), l'implementazione di uno schema di protezione basato su SCR è fondamentale. Grazie alla bassa tensione di mantenimento, questa soluzione risulta estremamente vantaggiosa in termini di dissipazione di potenza. Tuttavia, ciò può comportare un’ampia oscillazione tra la tensione di attivazione e la tensione di mantenimento, che può causare una conduzione di corrente non uniforme e rendere la soluzione inefficace. Ciò avrà un ruolo nelle differenze specifiche tra IEC 61000-4-2 e ISO 10605 dal punto di vista della progettazione ESD.

La norma ISO 10605 specifica quattro diverse combinazioni RC (R=330Ω, R=1,5KΩ, C=150pF e 330pF), che portano a tempi di decadimento dell'impulso compresi tra 60 ns e 600 ns. Le effettive combinazioni RC richieste a livello di scheda/sistema potrebbero non essere note al momento della progettazione del componente. La diretta conseguenza è che il progettista ESD deve convalidare la soluzione ESD su tutte e quattro le forme d'onda di sollecitazione, con ampiezze di impulso, contenuti energetici e tempi di salita completamente diversi.

In [7], è stato riportato che un SCR ad alta tensione che soddisfa i requisiti IEC di livello 4 (corrispondente a ISO con R = 330Ω e C = 150pF) ha fallito miseramente tutte le altre permutazioni di stress ISO con capacità e resistori maggiori. La causa principale è stata identificata nella mancanza di scalabilità della potenza dell'SCR HV causata dalla formazione di filamenti statici per impulsi superiori a 100 ns. È stata inoltre stabilita una correlazione di primo ordine tra la durata dello stress TLP e il livello ISO (vedere Figura 1 [7]).

Figura 1: Il TLP a impulso lungo può simulare l'impatto delle varie combinazioni del test ISO [7]

Per raggiungere l'obiettivo prestazionale, è stato necessario ideare una nuova architettura con l'ovvio ritardo negli sforzi di sviluppo del prodotto. Un problema simile (ovvero, mancanza di correlazione tra TLP e test ISO con R = 1,5 K Ω) è stato riportato anche in [8].

Sebbene le quattro forme d'onda di sollecitazione nella norma ISO 10605 siano abbastanza ben definite, non vi è alcuna garanzia che le stesse forme d'onda siano effettivamente esercitate a livello di componente. Questo è il principale problema concettuale alla base del concetto di implementazione della robustezza ESD a livello di sistema a livello di componente, ovvero le forme d'onda effettive viste sui pin collegati esternamente del componente sono una funzione dell'implementazione specifica della scheda/del sistema (collegamento delle tracce e/o componenti discreti). In particolare, i carichi induttivi (es. lunghe tracce della scheda, presenza di induttanze di modo comune, o scariche attraverso cavi lunghi) causeranno scostamenti significativi dalle forme d'onda previste dalla ISO 10605, sia nella durata (può diventare molto più lunga) che nella forma (oscillatoria, invece di decadenza esponenziale).